In den vergangenen Monaten ist es relativ still geworden um Intels Many Core Initiative.
Ursprünglich hatte Intel vor, Ende 2009 mit einer „Larrabee“ genannten GPGPU, bestehend aus einer großen Anzahl x86-Kernen, den beiden großen Grafikkarten-Entwicklern Konkurrenz zu machen. Die Pläne wurden jedoch mangels Aussicht auf Erfolg beendet.
Auf der Supercomputer-Messe für HPC hat nun Dr. Rajeeb Hazra, Intels General Manager für Technical Computing, das Nachfolgeprodukt „Knights Corner“ vorgestellt.
Der im 22-nm-Prozess gefertigte Many-Core-Chip ist nicht als GPGPU geplant, sondern wird wahrscheinlich als Zusatzbeschleuniger über PCI-Express in ein herkömmliches PC-System integriert.
Intel gibt an, daß „Knights Corner“ Ende 2012 erhältlich sein soll und mehr als 50 Kerne aufweisen wird. Die Zahl ergibt sich wahrscheinlich aus der Tatsache, daß die Ausbeute im Produktionsprozess nicht sehr hoch ist und von den angestrebten 64 Kernen nicht alle fehlerfrei funktionieren werden. Defekte Kerne werden deaktiviert. Darüber hinaus werden weitere Kerne zur Verwaltung der rechnenden Kerne benötigt, da der Chip ein eigenes Linux basiertes Betriebssystem mitbringen wird und von Anwendungen wie FDS über MPI als eigener HPC-Knoten mit Linux als Betriebssystem erkannt wird.
In aktuellen Benchmarks schafft „Knights Corner“ Matrixmultiplikation in doppelter Genauigkeit mit über 1 TFlop.
Nvidias Konkurrenzprodukt Kepler liegt mit ca. 1,3 TFlops noch darüber, weist jedoch Leistungseinbrüche bei großen Blockgrößen auf.
Über Preise oder die Leistungsaufnahme ist noch nichts bekannt.
Bis Many Core Chips wie „Knights Corner“ sinnvoll mit FDS genutzt werden können, ist noch einiges an Arbeit erforderlich.
Die von Christian Rogsch entwickelte Parallelisierung über OpenMP ist durch die Entwickler noch als experimentell gekennzeichnet und nicht für den produktiven Einsatz freigegeben, wenngleich wir bisher keinerlei Probleme mit der Entwicklerversion feststellen konnten. Unabhängig davon ist nicht damit zu rechnen, daß 50-Kerne noch ohne weiteres performant genutzt werden können.
Für FDS 6 ist darüber hinaus geplant, die Parallelisierung von FDS zu überarbeiten bzw. neu zu implementieren. Während Kevin McGrattan an einem itterativen Algorithmus auf Basis von FFT arbeitet, bei dem die Anzahl an Durchläufen unter anderem von einem vorher festzulegenden akzeptierten Fehler abhängt, arbeitet Dr. Susanne Kilian von der FDS Usergroup an einem optionalen Parallelisierungsansatz namens ScaRC, der auch auf sehr vielen Kernen stabil laufen soll.
Wie performant ScaRC allerdings wirklich auf den versprochenen 50 Kernen laufen wird, bleibt abzuwarten, da durch die erforderliche Kommunikation natürlich ein mit der Anzahl der verwendeten Kerne ansteigender Overhead entsteht.